# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

#### (19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出願公開番号

## 特開平4-289470

(43)公開日 平成4年(1992)10月14日


(51) Int.Cl. <sup>5</sup> G 0 1 R 3	31/28 31/318	識別記号	<b>庁内整理番号</b>	FΙ		技術表示箇所	
_	-,		6912-2G 6912-2G	G 0 1 R	31/28		H A
				:	審査請求	未請求	請求項の数1(全 9 頁)
(21)出願番号		<b>特顧平3-80803</b>		(71)出願人	アクトロン株式会社		
(22)出顧日		平成3年(1991)3	月18日	(72)発明者	京都府長岡京市栗生田内28番地の113 )発明者 川井 信 京都府長岡京市栗生田内28番地の113 ア クトロン株式会社内		
				(74)代理人			· ·
						4	

## (54) 【発明の名称】 デイジタル波形入出力装置

## (57)【要約】

【目的】入出力が自由に選択でき、波形入出力が同一タイミングでなせ、多数チャンネルの入出力を簡単、小型に構成するディジタル被形入出力装置を提供する。

【構成】ラッチ機能付の複数個の双方向ボートP1、…、P8と、この双方向ボートP1、…、P8に接続され波形データをリード・ライトするエミュレーションメモリEM1、…、EM8と、双方向ゲートHG1、…、HG8を介してエミュレーションメモリEM1、…、EM8を構え、エミュレーションメモリEM1、…、EM8とターゲット間で双方向ボートP1、…、P8を介してデータをリード・ライトし、また、ホストメモリHM1、…、HM8とエミュレーションメモリEM1、…、EM8間で双方向ゲートHG1、…、HG8を介してデータのリード・ライトを行う。



1

#### 【特許請求の範囲】

【請求項1】少なくともターゲットに対する波形出力を 行うか、またはターゲットからの波形入力を行うか選択 可能な、ラッチ機能付の複数個の特定ビット幅双方向ポ ートと、前記双方向ポートに、それぞれ接続され、波形 データをリード、ライトするための特定ビット幅を双方 向ポートに対応する容量分有するエミュレーションメモ リと、ホストCPUに、前配エミュレーションメモリの 対応する容量分設けられ、前記エミュレーションメモリ と、ゲート手段を介して接続され、波形データや表示や 10 編集を行うためのホストメモリと、ホストメモリとエミ ュレーションメモリのメモリ内容を特定のメモリ単位毎 にリードライトする手段と、前記エミュレーションメモ リと双方向ポートのメモリ単位毎に、ターゲットに対 し、エミュレーションメモリのリードデータを双方向ボ ートを介して出力し、または双方向ポートを経てエミュ レーションメモリに書き込むかの、いずれかを行わせる ための設定手段とを有し、前記設定手段でエミュレーシ ョンメモリと、双方向ポート単位毎に規定した、波形入 出力動作を共通のメモリアドレス手段及び共通のタイミ 20 ング手段にて、同時に行うことが出来、前記波形入出力 動作を行わせながら独立して、ホストCPU側で、複数 の入出力波形を任意に表示及び編集が行えることを特徴 とするディジタル波形入出力装置。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、ゲートアレー等の多 くの入出カピンを有するディジタル論理デバイスディジ タル装置の評価や解析を行うための、ディジタル波形の 入出力装置に関する。

[0002]

【従来の技術】図9は100MHZ程度のサンプリング 周波数で動作するロジックアナライザの従来の構成例を 示すものであって、波形を入力する部分のみを示すもの である。入力波形CH1~CH8はそれぞれ、高速動作 が可能なECLロジックレベルで、回路CV1でTTL →ECLレベル変換し、シフトレジスタSR1によりシ リアルパラレル変換がなされた後、ラッチ回路LTで、 8ビットずつラッチされ、回路CV2でECL→TTL レベル変換し、マルチプレクサ回路MPXを介して、時 40 系列データごとにメモリMEMT1、…、MEMT8に ライトされる。

[0003]

【発明が解決しようとする課題】上記の様な従来装置で は、波形入力部だけでも、かなり複雑なハードウェア構 成となり、逆にメモリ内容をCH1~CH8に波形出力 するためには、さらに大規模なハードウェアが必要とな る。また、最近では、図9におけるマルチプレクサMP XやメモリMEMまでも、ECLゲートアレー化した商 品も見られるが、数万ゲート規模のECLゲートアレー 50 PU1のホストメモリHM1よりのデータをエミュレー

には、多大な開発コストと、かなり割高な量産コストが 必要となり、結果として商品が高価なものとなってい る。一方、波形出力装置も公知であるが、ロジックアナ ライザと連動させるためには、高速な、ECLレベルの

2

外部クロックを分配してやる必要があるが、入力と出力 では、タイミングが異なることになる。

【0004】この発明は、上記問題点に着目してなされ たものであって、入出力が自由に選択でき、波形入力と 波形出力が同一タイミングでなせ、多数チャンネルの入 出力を簡単にコンパクトな構成で実現でき、また、ホス トCPU側で所定チャンネル単位で入出力波形を選択表 示でき、かつ同一ポートの入力データを編集、加工して 出力データとし得るデータ作成機能を有するディジタル 波形入出力装置を提供することを目的としている。

[0005]

【課題を解決するための手段及び作用】この発明のディ ジタル波形入出力装置は、図1、図2に示すように、少 なくともターゲットTGに対する波形出力を行うか、ま たはターゲットからの波形入力を行うか選択可能な、ラ ッチ機能付の複数個の特定ビット幅双方向ポートP1、 P 2、…、P 8 と、前記双方向ポートP 1、P 2、…、 P8に、それぞれ接続され、波形データをリード、ライ トするための特定ビット幅を双方向ポートP1、P2、 …、P8に対応する容量分を有するエミュレーションメ モリEM1、EM2、…、EM8と、ホストCPU1 に、前記エミュレーションメモリEM1、EM2、…、 EM8の対応する容量分設けられ、前記エミュレーショ ンメモリEM1、EM2、…、EM8と、ゲート手段H G1、HG2、…、HG8を介して接続され、波形デー 30 夕の表示や編集を行うためのホストメモリHM1、HM 2、…、HM8と、ホストメモリHM1、HM2、…、 HM8とエミュレーションメモリEM1、EM2、…、 EM8のメモリ内容をメモリ単位毎にリードライトする 手段と、前記エミュレーションメモリEM1、EM2、 …、EM8と双方向ポートP1、P2、…、P8のメモ リ単位毎に、ターゲットTGの入出力部CN1、…、C N8に対し、エミュレーションメモリEM1、EM2、 …、EM8のリードデータを双方向ポートP1、P2、 …、P8を介して出力し、または双方向ポートP1、P 2、…、P8を経てエミュレーションメモリEM1、E M2、…、EM8に書き込むかの、いずれかを行わせる ための設定手段とを有し、前記設定手段でエミュレーシ ョンメモリと、双方向ポート単位毎に規定した、波形入 出力動作を共通のメモリアドレス手段及び共通のタイミ ング手段にて、同時に行うことが出来、前記波形入出力 動作を行わせながら独立して、ホストCPU側で、複数 の入出力波形を任意に表示及び編集が行えるようにして

【0006】この波形入出力装置では、例えばホストC

ションメモリEM1にライトし、さらに双方向ポートP 1を介してターゲットTGの入出力部CN1に出力する 一方、ターゲットTGの入出力部CN2より双方向ボー トP2、エミュレーションメモリEM2を経て、ホスト メモリHM2に取り込む場合の動作を、図3に示すフロ 一図により説明する。

【0007】先ず、ステップST1でホストメモリHM 1に、出力データOD1を作成し、次にエミュレーショ ンメモリEM1をホストライトにセットする(ステップ ST2)。続いて出力データOD1をエミュレーション 10 形と、ターゲットからの入力データ波形を表示すること メモリEM1にライトし(ステップST3)、エミュレ ーションメモリEM1をリードにセットし、双方向ポー トP1を出力にセットする(ステップST4)。

【0008】次にエミュレーションメモリEM2をライ トにセットし、双方向ボートP2を入力にセットする (ステップST5)。そして、エミュレーションメモリ EM1より、出力データOD1をリードし、双方向ポー トP1を介してゲートアレイASICに出力し、また、 ゲートアレイASICより入力データID2を双方向ボ ートP2を介してエミュレーションメモリEM2にライ 20 トする (ステップST6) 。続いて、エミュレーション メモリEM2をホストリードにセットし (ステップST 7)、さらに入力データID2をホストメモリHM2に ライトする (ステップST8)。

#### [0009]

【実施例】以下、実施例により、この発明をさらに詳細 に説明する。図1は、この発明が実施されるディジタル 波形入出力装置の構成を示すプロック図である。このデ ィジタル波形入出力装置は、ホストCPU1と、波形入 出力部2とから構成されている。

【0010】波形入出力部2は、図2に示すように、8 個のエミュレーションプロックEMB1、…、EMB8 と、カウンタを含むエミュレーションプロックコントロ ーラEMBCを含み、エミュレーションプロックEMB 1は、8ピット単位のエミュレーションメモリEM1 と、入出力(双方向)ポートP1と、ホストCPU1と の接続用ゲートHG1とを備えている。他のエミュレー ションプロックEMB2、…、EMB8も、EMB1と 同様に構成されており、エミュレーションプロックEM B1、…、EMB8が8チャンネル分ずつ、それぞれタ 40 ーゲットTGの入出力部CN1、…、CN8に対し対応 している。

【0011】ホストCPU1には、波形入出力部2のエ ミュレーションメモリEM1、…、EM8に対応したホ ストメモリHM1、…、HM8を備えている。波形入出 力部2では、各エミュレーションメモリEM1、…、E M8毎にリード、ライトが設定可能であり、また入出力 ポートP1、…、P8も個別に入力、出力が設定可能に 構成されている。これらの設定は、エミュレーションプ って、あるホストメモリHM で出力データを作成し、 この出力データをホストゲートHG を介してエミュレ ーションメモリEM にライトし、これを入出力ポート P を介してターゲットTGの入出力部CN に出力す る一方、他の入出力部CN から入出力ポートP を介 してターゲットよりの入力データをエミュレーションメ モリEM にライトし、これをホストゲートHG を介 してホストCPUのホストメモリHM にライトし、ホ ストCPU1で表示装置にターゲットへの出力データ波 ができる(図4参照)。

【0012】図5、図6及び図7に波形入力部2の具体 的な回路図を示しており、図5はエミュレーションプロ ックコントローラEMBCを示す回路プロック図、図6 は、エミュレーションプロックEMB1、…、EMB8 を示す回路プロック図、図7はホストCPU1と結合す るためのインタフェース回路のプロック図である。図 5、…、図7において使用する主たる記号は、下記の左 欄に対し右欄に示す意味を有する。

[0013] GTC ホストタイミング発生器

制御用ラッチ回路 LAT

AND1~AND6 アンド回路

OR1・OR2 オア回路

MM1・MM2 一定幅パルス出力回路(単安定マルチ パイプレータ)

DF1 **Dタイプフリップフロップ** 

I V 1 インパータ

COUNTER 共通メモリアドレス発生用カウンタ

**PDATA** カウンタの初期設定値

30 OSC クロック発生回路

> CNV1 ECL→TTLレベル変換 (非反転)

CNV2 TTL→ECLレベル変換(反転及び

非反転)

EM1 8ピット幅×8KB (8キロパイト)

長メモリ

OG1・LG1 ラッチ機能付トライステートゲート

HG1 入出力トライステートゲート

次に、図5、…、図7に示した波形入出力部の具体的な 設定、動作を説明する。なお、以下の説明では、エミュ レーションメモリEM1を例に取り説明するが、他のエ ミュレーションメモリEM2、…、EM8の場合も同様 に考えればよい。

【0014】 a. エミュレーションメモリEM1の内容 をターゲットのCN1に出力する場合

G11信号をOFF、G12信号をON、G13信号を OFF、R/W1信号をOFF、TON信号をONに設 定する。ここで、G11信号は入出力ゲートHG1を、 G12信号はラッチゲートOG1を、信号G13はラッ チゲートLG1を選択する信号である。また、R/W1 ロックコントローラEMBCによって行われる。したが 50 信号のOFFはエミュレーションメモリEM1からのリ

5

ードを、TON信号のONはAND回路3の選択を示す 信号である。

【0015】以上の設定下で、制御用ラッチ回路LAT よりSTART信号がONで加えられると、D型フリッ プフロップDF1、インパータIV1を介して、MR信 号がOFFとなり、COUNTERが動作可能となる。 また、AND 4でG12信号のONと反転MR信号のO Nで信号TG12がONとなる。一方、AND1は、S TART信号がONのままであれば、COUNTERで PDATAの設定値でのカウント動作を繰り返し行うも 10 のでCOUNTERの桁上り信号RCで再度PDATA 値をCOUNTERにセットする。AND 3はTON信 号とSTART信号及びCLK (クロック) 信号を入力 にしており、その論理積によりCLK信号と同波形のC S1信号が出力され、これが単安定マルチパイプレータ MM2で一定幅に整形され、オア回路OR2を介して図 8に示す信号CSが発生され、エミュレーションメモリ EM1に加えられ、このタイミングでエミュレーション メモリEM1からデータが読み出される。そしてTG1 2信号がONなので、SCLK信号でリードデータがラ 20 ッチ回路OG1にラッチされ、ターゲットにCH1~C H8のデータが波形出力される。

【0016】 b. ターゲットのCN1からの入力をエミュレーションメモリEM1にライトする場合

G11信号をOFF、G12信号をOFF、G13信号をON、TON信号をONに設定する。そして、予めCN1からの入力データCH1、…、CH8をSCKL信号でラッチ回路LG1にラッチし、エミュレーションメモリEM1へのライト動作時にデータが変化しないように、図8に示すLG1出力データを確定しておく。以下30はリード時と同様にオア回路OR2からのCS信号でエミュレーションメモリEM1のライトタイミングとなり、ラッチ回路LG1からエミュレーションメモリEM1にメモリ容量分だけ連続してライトしてゆく。

【0017】c. ホストからエミュレーションメモリE M1にライトする場合

G11信号をON、G12信号をOFF、G13信号をOFF、R/W信号をON(ライト)、TON信号をOFFに設定する。この場合、START信号はD型フリップフロップDFI、インパータIV1を介してMR 40(リセット)信号としてCOUNTERに入力され、これによりCOUNTER(アドレスカウンタ)は動作可能となる。また、START信号のON立上がりでワンショットマルチパイプレータMM1、オア回路OR1を介してPLD信号(図8参照)が発生し、このPLD信号でCOUNTERにPDATAがセットされる。一方、ホストCPU1のデータパスHBUSは、入出力ゲートHG1を介してエミュレーションメモリEM1のデータ端子D0、…、D7に接続される。

【0018】ホストタイミング発生器GTCからのHR 50

WT信号は、リード、ライト共通のデータ転送タイミン グであり、アンド回路AND2、オア回路OR2を介し てエミュレーションメモリEM1のアクセスタイミング 信号CSを発生し、このCS信号により、ホストメモリ HM1の最初のデータがエミュレーションメモリEM1 にライトされる。次に、CS信号の立上がりでアドレス カウンタ値(ABUS)は+1される(図8参照)。以 後、同様にしてホストCPU1は、ライト動作を繰り返 すことにより8ビット単位でエミュレーションメモリE M1の8KB分をライトすることができる。これでホス トメモリHM1の内容をエミュレーションメモリEM1 に1回転送したことになる。1回転送の場合には、CO UNTERにPDATAをセットした後、START信 号をOFFにしておけば、COUNTERの桁上り信号 RCが発生した時点でMR信号がONとなり、COUN TERはリセットされる。

6

【0019】 d. ホストCPUからエミュレーションメ モリEM1をリードする場合

G11信号をON、G12信号をOFF、G13信号をOFF、R/W1信号をOFF、TON信号をOFFに設定する。G11信号ONでエミュレーションメモリEM1のデータ端子D0、…、D7は入出力ゲートHG1を介してホストCPU1に接続されており、ホストタイミング発生器GTCからHRWT信号が発生される毎にCOUNTERはアドレス値を+1しながら、つまり、ABUSを変化させて、エミュレーションメモリEM1のアドレスを順次指定し、その内容を、入出力ゲートHG1を介してホストメモリHM1にデータ転送する。

[0020]

【発明の効果】この発明によれば、出力波形に対するターゲットの応答入力をリアルタイムに同一タイミングで記憶し、CPU側にて、両者をタイムチャート表示し、解析や評価を効率的に進めることができる。また、入出力波形データは、ホストCPU上とエミュレーションメモリブロックの両方にあり、それぞれメモリ単位毎に独立して動作させることができるので、任意のエミュレーションプロックに入出力動作を繰り返し行わせながら、他のプロックの出力データ値を変更して、ターゲットからの応答を解析する等の解析、評価が可能となる。

40 【図面の簡単な説明】

【図1】この発明が実施されるディジタル波形入出力装置の全体構成を示すプロック図である。

【図2】同実施例装置の波形入出力部のプロック図である。

【図3】同実施例装置の動作を説明するためのフロー図である。

【図4】同実施例装置の表示例を示す図である。

【図5】同実施例装置のエミュレーションプロックコントローラの具体構成を示すプロック図である。

【図6】同実施例装置のエミュレーションプロックの具

7

体構成を示すプロック図である。

【図7】同実施例装置の被形入出力部のホストCPUとのインタフェース回路の具体構成を示すプロック図である。

【図8】上記波形入出力部の具体回路の動作を説明するためのタイムチャートである。

【図9】従来の波形入力装置を示すプロック図である。

【符号の説明】

P 1 · · · · P 8 双方向ポート

EM1・…・EM8 エミュレーションメモリ


HM1・…・HM8 ホストメモリ

EMBC エミュレーションプロックコント


8

ローラ


【図1】



【図2】




【図4】




ક હ જાઉ અનુ પૂ


【図3】




【図7】




【図5】




【図8】



【図6】



【図9】



【手続補正書】

【提出日】平成3年8月23日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】少なくともターゲットに対する被形出力を 行うか、またはターゲットからの被形入力を行うか選択 可能な、複数個の特定ビット幅双方向ポートと、前記双

方向ポートに、それぞれ接続され、波形データをリー ド、ライトするための特定ビット幅を双方向ポートに対 応する容量分有するエミュレーションメモリと、ホスト CPUに、前記エミュレーションメモリの対応する容量 分設けられ、前記エミュレーションメモリと、ゲート手 段を介して接続され、波形データや表示や編集を行うた めのホストメモリと、ホストメモリとエミュレーション メモリのメモリ内容を特定のメモリ単位毎にリードライ トする手段と、前記エミュレーションメモリと双方向ポ ートのメモリ単位毎に、ターゲットに対し、エミュレー ションメモリのリードデータを双方向ポートを介して出 力し、または双方向ポートを経てエミュレーションメモ リに書き込むかの、いずれかを行わせるための設定手段 とを有し、前記設定手段でエミュレーションメモリと、 双方向ポート単位毎に規定した、波形入出力動作を共通 のメモリアドレス手段及び共通のタイミング手段にて、 同時に行うことが出来、前記波形入出力動作を行わせな がら独立して、ホストCPU側で、複数の入出力波形を 任意に表示及び編集が行えることを特徴とするディジタ ル波形入出力装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

【補正内容】

[0005]

【課題を解決するための手段及び作用】この発明のディジタル波形入出力装置は、図1、図2に示すように、少なくともターゲットTGに対する波形出力を行うか、ま

たはターゲットからの波形入力を行うか選択可能な、複 数個の特定ピット幅双方向ポートP1、P2、…、P8 と、前記双方向ポートP1、P2、…、P8に、それぞ れ接続され、波形データをリード、ライトするための特 定ビット幅を双方向ポートP1、P2、…、P8に対応 する容量分を有するエミュレーションメモリEM1、E M2、…、EM8と、ホストCPU1に、前記エミュレ ーションメモリEM1、EM2、…、EM8の対応する 容量分設けられ、前記エミュレーションメモリEM1、 EM2、…、EM8と、ゲート手段HG1、HG2、 …、HG8を介して接続され、波形データの表示や編集 を行うためのホストメモリHM1、HM2、…、HM8 と、ホストメモリHM1、HM2、…、HM8とエミュ レーションメモリEM1、EM2、…、EM8のメモリ 内容をメモリ単位毎にリードライトする手段と、前記エ ミュレーションメモリEM1、EM2、…、EM8と双 方向ポートP1、P2、…、P8のメモリ単位毎に、タ ーゲットTGの入出力部CN1、…、CN8に対し、エ ミュレーションメモリEM1、EM2、…、EM8のリ ードデータを双方向ポートP1、P2、…、P8を介し て出力し、または双方向ポートP1、P2、…、P8を 経てエミュレーションメモリEM1、EM2、…、EM 8に書き込むかの、いずれかを行わせるための設定手段 とを有し、前記設定手段でエミュレーションメモリと、 双方向ポート単位毎に規定した、波形入出力動作を共通 のメモリアドレス手段及び共通のタイミング手段にて、 同時に行うことが出来、前記波形入出力動作を行わせな がら独立して、ホストCPU側で、複数の入出力波形を 任意に表示及び編集が行えるようにしている。